000			04491ntdaa2200349 ab4500
003			UnInEc
005			20231019111336.0
006			a||||g ||i| 00| 0
008			140501s9999 mx ||||f |||| 00| 0 spa d
020			_a8420541036
040			_aCIBESPAM MFL
041			_aspa
082			_a621.381 5 _bR112 _c2004
100			_aRabaey, Jan M.
245			_aCircuitos integrales digitales: una perspectiva de diseño.
250			_aSegunda Edición
260			_aMadrid, España _bPearson Educación _c2004
300			_axxiii, 773 páginas; _bfiguras, tablas, gráficos _c195 x 250 mm;
505			_aPARTE I. Fundamentos. CAPÍTULO 1.- Introducción--Una perspectiva histórica--Problemas en el diseño de circuitos integrados digitales--Métricas de calidad en el diseño digital--Resumen--Información adicional CAPÍTULO 2.- El proceso de fabricación--Introducción--Fabricación de circuitos integrados CMOS--Reglas de diseño: entre el diseñador y el ingeniero de procesos--Encapsulado de los circuitos integrados--Perspectiva: tendencias en la tecnología de procesos CAPÍTULO 3.- Los dispositivos--Introdución--El diodo--El transistor MOS (FET)--Algunas consideraciones sobre las variaciones en los procesos--Perspectiva: reducción en la escala de la tecnología--Resumen--Información adicional CAPÍTULO 4.- Las pistas--Introducción--Una primera panorámica--Parámetros de interconexión: capacitancia, resistencia e inductancia--Modelos eléctricos de pistas--Modelos de pistas SPICE PARTE II. Una perspectiva de circuitos. CAPÍTULO 5.- El inversor CMOS--Introducción--El inversor CMOS estático: un análisis intuitivo--Evaluación de la robustez del inversor CMOS: el comportamiento estático--Prestaciones del inversor CMOS: comportamiento dinámico--Potencia. energía y producto energía-retardo--Perspectiva: reducción de la escala de la tecnología y su influencia sobre las métricas del inversor CAPÍTULO 6.- Diseño de puertas de lógicas--Introducción--Diseño CMOS estático--Diseño CMOS dinámico--perspectivas CAPÍTULO 7.- Diseño de circuitos lógicos secuenciales--Introducción--Latches y registros estáticos--Registro y latches dinámicos--Estilos alternativos de registros--Procesamiento en cadena: un enfoque para la optimización de circuitos secuenciales--Circuitos secuenciales no biestables--Perspectivas: selección de una estrategia de reloj PARTE III. Una perspectiva del sistema. CAPÍTULO 8.- Estrategias e implementación para circuitos digitales--Introducción--Método de diseño personalizado, semipersonalizado y de matrices estructuradas--Diseño de circuitos a medida--Metodología de diseño basada en celdas--Técnicas de implementación basadas en matrices--Perspectiva: la plataforma de implementación del futuro CAPÍTULO 9.- Las interconexiones--Introducción--Parásitos capacitivos--Técnicas avanzadas de interconexión--Perspectivas: redes en un chip CAPÍTULO 10.- Problemas de temporización en los circuitos digitales--Introducción--Clasificación de los sistemas digitales desde el punto de vista de la temporización--Diseño síncrono: análisis detallado--Diseño de circuitos auto-temporizadas--Sincronizadores y árbitros--Síntesis de señales de reloj y sincronización utilizando--Direcciones y perspectivas futuras CAPÍTULO 11.- Diseño de bloque aritméticos--Introducción--Rutas de procesamiento de datos en las arquitecturas de procesadores digitales--El sumador--El multiplicador--El desplazador--Otros operadores aritméticos--Compromisos relativos al consumo y a la velocidad en las estructuras de procesamiento de datos--Perspectiva: el diseño como un ejercicio de compromiso CAPÍTULO 12.- Diseño de estructuras de matriz y memorias--Introducción--El núcleo de la memoria--Circuitos periféricos de la memoria--Fiabilidad y rendimiento de fabricación de las memorias--Disipación de potencia en las memorias--Casos de estudio en el diseño de memorias--Perspectiva: evolución y tendencias en las memorias semiconductoras --Validación y pruebas de circuitos fabricados.
650			_aEl desplazador
650			_aEl sumador
650			_aEl transistor MOS
650			_aLas interconexiones
650			_aDiseño síncrono
650			_aParásitos capacitivos
650			_aLas pistas
700			_aChandrakasan, Anantha P.
700			_aNikolić, Borivoje
912			_c2023-10-19 _dMaría Zambrano
913			_aTIC _bCC _bCIEA _dSCSAS
942			_2ddc _cBK
999			_c1383 _d1383