MARC details
| 000 -CABECERA |
|---|
| Longitud fija campo de control |
04491ntdaa2200349 ab4500 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
|---|
| Identificador del número de control |
UnInEc |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
|---|
| Fecha y hora de la última transacción |
20231019111336.0 |
| 006 - CÓDIGOS DE INFORMACIÓN DE LONGITUD FIJA - CARACTERÍSTICAS DEL MATERIAL ADICIONAL |
|---|
| Códigos de información de longitud fija - Características del material adicional |
a||||g ||i| 00| 0 |
| 008 - CÓDIGOS DE INFORMACIÓN DE LONGITUD FIJA |
|---|
| Códigos de información de longitud fija |
140501s9999 mx ||||f |||| 00| 0 spa d |
| 020 ## - NÚMERO INTERNACIONAL NORMALIZADO PARA LIBROS |
|---|
| Número Internacional Normalizado para Libros (ISBN) |
8420541036 |
| 040 ## - FUENTE DE LA CATALOGACIÓN |
|---|
| Centro catalogador de origen |
CIBESPAM MFL |
| 041 ## - CÓDIGO DE LENGUA |
|---|
| Código de lengua del texto;banda sonora o título independiente |
spa |
| 082 ## - NÚMERO DE LA CLASIFICACIÓN DECIMAL DEWEY |
|---|
| Número de clasificación |
621.381 5 |
| Cutter |
R112 |
| Dato adicional |
2004 |
| 100 ## - PUNTO DE ACCESO PRINCIPAL-NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Rabaey, Jan M. |
| 245 ## - MENCIÓN DE TÍTULO |
|---|
| Título |
Circuitos integrales digitales: una perspectiva de diseño. |
| 250 ## - MENCIÓN DE EDICIÓN |
|---|
| Mención de edición |
Segunda Edición |
| 260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC. (PIE DE IMPRENTA) |
|---|
| Lugar de publicación, distribución, etc. |
Madrid, España |
| Nombre del editor, distribuidor, etc. |
Pearson Educación |
| Fecha de publicación, distribución, etc. |
2004 |
| 300 ## - DESCRIPCIÓN FÍSICA |
|---|
| Extensión |
xxiii, 773 páginas; |
| Otras características físicas |
figuras, tablas, gráficos |
| Dimensiones |
195 x 250 mm; |
| 505 ## - NOTA DE CONTENIDO CON FORMATO |
|---|
| Nota de contenido con formato |
PARTE I. Fundamentos.<br/>CAPÍTULO 1.- Introducción--Una perspectiva histórica--Problemas en el diseño de circuitos integrados digitales--Métricas de calidad en el diseño digital--Resumen--Información adicional<br/>CAPÍTULO 2.- El proceso de fabricación--Introducción--Fabricación de circuitos integrados CMOS--Reglas de diseño: entre el diseñador y el ingeniero de procesos--Encapsulado de los circuitos integrados--Perspectiva: tendencias en la tecnología de procesos<br/>CAPÍTULO 3.- Los dispositivos--Introdución--El diodo--El transistor MOS (FET)--Algunas consideraciones sobre las variaciones en los procesos--Perspectiva: reducción en la escala de la tecnología--Resumen--Información adicional<br/>CAPÍTULO 4.- Las pistas--Introducción--Una primera panorámica--Parámetros de interconexión: capacitancia, resistencia e inductancia--Modelos eléctricos de pistas--Modelos de pistas SPICE<br/>PARTE II. Una perspectiva de circuitos.<br/>CAPÍTULO 5.- El inversor CMOS--Introducción--El inversor CMOS estático: un análisis intuitivo--Evaluación de la robustez del inversor CMOS: el comportamiento estático--Prestaciones del inversor CMOS: comportamiento dinámico--Potencia. energía y producto energía-retardo--Perspectiva: reducción de la escala de la tecnología y su influencia sobre las métricas del inversor<br/>CAPÍTULO 6.- Diseño de puertas de lógicas--Introducción--Diseño CMOS estático--Diseño CMOS dinámico--perspectivas <br/>CAPÍTULO 7.- Diseño de circuitos lógicos secuenciales--Introducción--Latches y registros estáticos--Registro y latches dinámicos--Estilos alternativos de registros--Procesamiento en cadena: un enfoque para la optimización de circuitos secuenciales--Circuitos secuenciales no biestables--Perspectivas: selección de una estrategia de reloj<br/>PARTE III. Una perspectiva del sistema.<br/>CAPÍTULO 8.- Estrategias e implementación para circuitos digitales--Introducción--Método de diseño personalizado, semipersonalizado y de matrices estructuradas--Diseño de circuitos a medida--Metodología de diseño basada en celdas--Técnicas de implementación basadas en matrices--Perspectiva: la plataforma de implementación del futuro<br/>CAPÍTULO 9.- Las interconexiones--Introducción--Parásitos capacitivos--Técnicas avanzadas de interconexión--Perspectivas: redes en un chip<br/>CAPÍTULO 10.- Problemas de temporización en los circuitos digitales--Introducción--Clasificación de los sistemas digitales desde el punto de vista de la temporización--Diseño síncrono: análisis detallado--Diseño de circuitos auto-temporizadas--Sincronizadores y árbitros--Síntesis de señales de reloj y sincronización utilizando--Direcciones y perspectivas futuras <br/>CAPÍTULO 11.- Diseño de bloque aritméticos--Introducción--Rutas de procesamiento de datos en las arquitecturas de procesadores digitales--El sumador--El multiplicador--El desplazador--Otros operadores aritméticos--Compromisos relativos al consumo y a la velocidad en las estructuras de procesamiento de datos--Perspectiva: el diseño como un ejercicio de compromiso <br/>CAPÍTULO 12.- Diseño de estructuras de matriz y memorias--Introducción--El núcleo de la memoria--Circuitos periféricos de la memoria--Fiabilidad y rendimiento de fabricación de las memorias--Disipación de potencia en las memorias--Casos de estudio en el diseño de memorias--Perspectiva: evolución y tendencias en las memorias semiconductoras<br/>--Validación y pruebas de circuitos fabricados. |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento inicial |
El desplazador |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento inicial |
El sumador |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento inicial |
El transistor MOS |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento inicial |
Las interconexiones |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento inicial |
Diseño síncrono |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento inicial |
Parásitos capacitivos |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento inicial |
Las pistas |
| 700 ## - PUNTO DE ACCESO ADICIONAL - NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Chandrakasan, Anantha P. |
| 700 ## - PUNTO DE ACCESO ADICIONAL - NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Nikolić, Borivoje |
| 912 ## - DATOS OPENBIBLIO |
|---|
| Fecha de última modificación |
2023-10-19 |
| Usuario que lo modifico por última vez |
María Zambrano |
| 913 ## - ÁREA Y CARRERA |
|---|
| Área de Conocimiento |
Información y Comunicación (TIC) |
| Carrera |
Carrera de Computación |
| -- |
Carrera de Ingeniería en Electrónica y Automatización |
| Líneas de Investigación Institucionales |
Soluciones computacionales para el sector agroproductivo y de servicios |
| 942 ## - ENTRADA DE ELEMENTOS AGREGADOS (KOHA) |
|---|
| Fuente de clasificaión o esquema |
Dewey Decimal Classification |
| Koha [por defecto] tipo de item |
Libros |